⑩ 日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭62-52798

@Int Cl.4

證別記号

庁内整理番号

❸公開 昭和62年(1987)3月7日

G 11 C 17/00

101

6549-5B

審査請求 未請求 発明の数 1 (全7頁)

半導体記憶装置 図発明の名称

> ②特 顧 昭60-192813

田田 顧 昭60(1985)8月30日

の発 明 者 小 林 和男

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス

アイ研究所内

母発 明 者

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

仍発 明 者

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 武 志

アイ研究所内

①出願人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 外2名 の代 理 人

1. 発明の名称

半導体記憶装置

2、特許額求の範囲

(1) 複数の記憶業子を含み、アドレス信号 によって選択された記憶素子へのデータの書込み および消去が可能な半準体記憶装置であって、

前記複数の記憶業子のうち、予め定める数の記 偉業子からの跌出データがすべて 2 値のうちのー 方の値と同じであるか否かを検出して、データの 報込みおよび得去を確認する確認手段を備えた、 半導体配信茲賈。

(2) 前記確認手及は、前記説出データを 1 パイトとして、それらがすべて2歳のうちの一方 の額と向じであるか否かに応じて、データの書込 みおよび消去を確認するようにした、特許研求の 範囲第1項記載の半導体記憶装置。

(3) 前記確認手及は、

前記予め定める記憶素子に書込むべき入力デ・ - タに、前記2値のうちの他方の値を含むか否か

を検出する検出手段と、

前記検出手段からの検出出力に応じて、前見 2値のうちの復方の値を合む前記入力データのア ドレスをストアするアドレスストア手段を含む、 特許請求の範囲第1項または第2項記載の平導体 总统英语。

3、発明の詳細な説明

【産業上の利用分野】

この発明は半導体配位装置に関し、特に、5~V の単一電源を用いてデータの書込みおよび消去が 可能なEEPROMのような半導体記憶器響に関

[従来技術の説明]

EEPROMは、電気的に普込み/将去が可能 な不揮発性メモリであって、一般に、そのメモリ トランジスタは、電荷を貰えるために、銀電体に 囲まれた領域をその内部に含み、蓄積電荷の正負 によって情報の不揮発な記憶を実現している。こ の存積された栽荷の正負により、メモリトランジ スタのしきい笛Vthが異なることを利用して、説

特開昭62-52798 (2)

る物位 メモリトランタスタに与えたときに流れる電流をセンスアンプで増幅し、メモリトランダスタのON/OFFを検知して、情報の提出しを行なう。

以下、メモリトランジスタに負の電荷が蓄積されて、しきい値Vthが正である状態を調査状態とし、情報"1"が記憶されているものとし、メモ

リトランジスタに正の定なが替換されて、しきい 値Vihが負である状態を割込状態とし、保格"O" が記憶されているものとする。

第4回は従来のEEPROMの自込/掲去確認 四路を示すアロック図である。

この第4回に示した審込/過去確認回路は、 1 EEE Journal of solid-state circuits, Vol. SC-17, No.5 Oct. 1982 p 828-838に記載されているものである。

新 4 因において、1 / O バッファ 1 はデータ入 出力却であって、入力データ D 1 をデータラッチ -9 に与える。データラッチ 9 は入力データ D 1 を ラッチするものである。データラッチ 9 にラッチ された出力は、入力データを反転したデータ D 1 を出力する。このデータ出力 D 1 は N A - N D ゲー ト 1 O の一方入力 類に与えられる。

センスアンプ 2 はメモリセル (図示せす) からの味出データを解解するものである。センスアンプ 2 で増幅された鉄出データ R I は X O R ゲート1 1 の一方入力雄に与えられる。この X O R ゲー

ト11は1セットの智込みが完全であるかかを反称するものである。XORグート11からの出力ElはNORグート25に与えられる。であるかからになったのである。であるかを判定するためのものでありれる。をから出力の対象を行うのである。である。なるとははなるとはなるとはなるとはなるとのである。なるののとはなるとのである。なるののとのである。なるののとのである。なるののとのである。なるののとのである。なるのとのである。なるのとのである。なるのとのである。なるのとのである。

この出力信号」は、名込サイクルの最初において、"O"となり、満去が確認されたときに"1"となる。また、独込み/選去制制四路6から出力信号Cを制造のNORゲート12に与える。この出力信号Cはメモリセルからの認出データを比較するときに"O"となる。また、会込み/過去制御回路6からレディ/ビジー信号はメモリセルに正しいデータの追込まれたことが確認されたときに、"O"

から"1"に反転する。

次に、第4回に示した従来の書込み/湯去確認 回路の動作について説明する。

各ピットの消去が充全であって、各ピットからの独出データRIがすべて"1"になったときには、各ピットからの信号EIがすべて"0"となり、NORゲート12の出力が"1"となる。このとき、出力信号Jを反転し、"1"とする。こうして、当該1パイトの全ピットが消去状態"1"であることの確認を行なう。

次に、"O" 書込サイクルとなるが、入力データ Di が各ピットとも"1" のとき、書込みをする必要はない。入力データ Di は"O" のため、

出力 E I も " O " となる。名ピットの X O R ゲート 1 1 の出力 E I が " O " となれば、 N O R ゲート 1 2 の出力 K は " 1 " となって、データ比較 サイクルが終了したとき、レディンピジー信号は " 1 " となり、" O " 書込サイクルが終了し、このパイトの書込サイクルを終了する。

[発明が解決しようとする問題点]

それゆえに、この発明の主たる目的は、信頼性を損なうことなく、 書込み/満去の確認する機能と、 書込みの終了を知らせる信号を出力する機能とを有し、 西集後化しやすい半導体記憶研覧を提

NANDゲート10の出力は"1"のままであり、 読出データRi は"1"であるから、XORゲート11の出力E!は"0"となり、NORゲート 12の出力Kは"1"となる。データ比較サイク ルの枝了時に、信号Cが"1"になったとき、レ ディノビジー信号を"1"として、このパイトの 貴込サイクルを検了する。

一方、入力データDIが"O"のとき、入力データDIは"1"となり、NANDゲート10の出力は"O"になる。メモリセルは選去状態であるから、映出データRIは"1"となり、NORゲート11の出力EIは"1"となり、NORゲート12の出力Kは"O"となる。次に、事力で、データ出数サイクルが終了したとき、レディンとを開始サイクルが終了したとき、レディンとを開始する。

メモリセルに高電圧が印加され、"O" #込みが完全に行なわれた後は、メモリセルからの読出データR 1 は"O"となり、XORゲート 1 1 の

供することである。

[問題点を解決するための手段]

この発明に係る半導体配信装置は、複数の記憶 素子のうち予め定める数の記憶業子からの挑出データがすべて20のうちの一方の値と同じである か否かを検出し、それによってデータの書込みお よび満去を確認するようにしたものである。

[作用]

この発明に係る半準体記憶複雑は、 書込み/ 消去の程程を、 各記憶業子からの決出データがすべて 2 値のうちの一方の数と同じであるか否かに応じて実行するものである。

[実施例]

第1回はこの発明の一実等例を示すプロック圏である。この第1回に示す!/ 〇パッファ 1 とセンスアンプ 2 と 群込み / 質 去 制 脚 回 路 6 は 前 站 の 第 4 昼 に 示した もの と 周 じ もの が 用 い ら れ る。」 / 〇パッファ 1 に 入 力 さ れ た 入 カ データ D i は N A N D ゲート 3 に 与 え ら れ る。この N A N D ゲート 3 は 1 パイト の 入 カ データ が す べ て " 1 " か 否

かを判定する。この A N D から B がら C いっかった A N D から C いっかった A N D D B B C いっかった A N D D B C N D B C N D B C N D B C N D B C N D B C N D B C N D D B C N D D B C N D D

を計散するものである。

第2数はこの発明の一実施別を用いた半導体配 賃軽量の全体の構成の一例を示すプロック図であ る。第2回において、メアドレスはメアドレスバ ッファ 3 1を介してXアドレスラッチ 3 2にラッ チされ、Xデコーダ33に与えられる。Xデコー ダ33はメモリセルアレイ34のX方向のアドレ スを指定するものである。また、前述の第1回に ボしたYアドレス転送網伽四路7にストアされて いるアドレスはYアドレスラッチ35にラッチさ れ、Yアドレスバッファ36を介してコラムデコ ーダ37に与えられる。コラムデコーダ37はY アドレスに基づいてコラムをデコードし、コラム ラッチ38に与える。メモリセルアレイ34は・・・・ このコラムラッチ38にラッチされたコラムと前 近のメデコーダ33からのデコード出力に基づい て、アドレス指定される。

第3 因はこの発明の一実施所の動作を説明する ためのフローチャートである。

次に、第1数ないし第3回を参照して、この発

明の一実施例の異体的な動作について説明する。

ページモード舞込みでは、Xアドレスをホールドした状態で、1ページ分のデータがそれぞれコラムラッチ33にストアされる。その後、メモリセルアレイ34へのデータの歯込みがなされる。前者を外部書込みと称し、後者を内部書込みと称する。

選込み/消去制御四路 6 は、データラッチ 5 からの信号 G に基づいて、データラッチ 5 に * 0 * がストアされていれば、そのときのソアドレスを ソアドレス転送制 御回路 7 からソアドレスラッチ 3 5 に転送し、それをラッチさせる。これを 2 0 0 単秒の関模返し、1 ページのデータをコラムラッチ 3 8 にストアする。

このようにして、1ページのデータがすべて
"1"であるかあるいは"0"を含むかにつかったののでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのでは、1ページのデータは"0"を含むパイトのうち、最初にインクージのでは、1ページのデータのアドレスが別にソアドレスラッされている。

次に、200 μ砂の期面の終了とともに、内部 自込モードに入る。このモードでは、メモリセル アレイ34への自込みがなされるので、減った自

特開昭62-52798 (5)

もし、NANDゲート4の出力が"1"であって、演去が完全に行なわれており、データラッチ5の出力 G が"1"のときには、入力データがすべて1"であるので、レディンピジー信号を"1"にして、含込みを終了する。データラッチ5の出

上述のことく、この発明の一次値例においては、 "O"の意込みを、1パイトのうち1ピットが "O"に変わったことで陰謀することとなる。

なお、上述の説明では、NANDゲート3、4 を用いるようにしたか、ANDグートを用いるよう うにしてもよい。

[発明の効果]


以上のように、この発明によれば、複数の記録 景子のうち予め定める数の記憶東子からの設出データがすべて2歳のうちの一方の値と同じである か否かを検出して、データの書込みおよび附去を

確認するようにしたので、ペータモードにおける 雷込みの確認を容易にでき、かつ自込み/ 演去権 認回路のチップに占める衝倒も少なくすることが できる。


4. 図面の賃単な説明 1


第1 図はこの発明の一実施例の概略プロック図である。第2 図はこの発明の一実施例が適用された 半準体配置被要の全体の状成の一例を示す ロック図である。第3 図はこの発明の一実施例の 第4 図は従来の 個込み/消去確認回路の構成を示すプロック図である。

図において、1は1/〇パッファ、2はセンスフンプ、3,4はNANDゲート、5はデータラッチ、6は個込み/讃去制節回路、7はYアドレス 無送制 難回節、8はタイマ、31はXアドレスパッファ、32はXアドレスクッチ、36はYアドレスパッファ、37はコラムデコーダ、38はコラムラッチを示す。



特開昭62-52798(6)





書き込み・消 吉 臣 回路 Ø 4 絖 Ы 7.7 3 ä 727 ス 20 バットト

統補正書(自発) 昭和 61 年 1 月 4

特許庁長官殿

1. 事件の表示

特願昭 60-192813号

2. 発明の名称

半導体記憶装置

. 3: 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 片二山 石 忠 岐 守 伐

4. 代 理 人

住 所

氏 名

東京都千代田区丸の内二丁目2番3号

三菱草梭株式会社内

(7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部)



5. 補頂の対象

明相書の発明の詳細な説明の概

- 6、補正の内容
- (1) 明朝書第4頁第13行ないし第14行の「データラッチ9にラッチされた出力は、」を「データラッチ9は、」に打正する。
- (2) 明朝書第5页第2行の「反転する」を 「利定する」に訂正する。
- (3) 明細酸第5頁第3行および第4行の「NORゲート25」を「NORゲート12」に 訂正する。
- (4) 明相書第8頁第4行ないし第5行の 「チップイネーブル(CE)およびライトイネー ブル(WE)」を「チップイネーブル信号(CE) およびライトイネーブル信号(WE)」に訂正す る。
- (5) 明視自第6頁第7行の「WE」を「W E」に訂正する。
- (6) 明報書第6頁第12行の「Dijを 「Dijに訂正する。

3 からのデコード出力に基づいて、アドレス指定される。

(1.0) 明報書が13頁第9行の「200µ 秒」を「たとえば200µ秒」に訂正する。

(11) 明報報第14頁第1行ないし第5行の「看込/満去割節回路 6は、…それをラッチさせる。」を下記の文章に訂正する。

5

報込/増去制制回路6は、データラッチ5からの信号Gに終づいて、データラッチ5に"0"がストアされていれば、そのときのソアドレスをソアドレス 転送制制回路7によって、ソアドレスパッファ36を介してソアドレスラッチ35に転送し、それをラッチさせる。

(12) 明報書第16頁第3行の「別に」を「Yアドレスラッチに」に打正する。

(13) 明報書第16頁第6行の「その入力が」を「その徒出データRIが」に訂正する。

(14) 明相維第16頁第7行の「入力のすべて」を「RIのすべて」に訂正する。

(7) 明確整第7頁第20行および第8頁第 8行ないし第9行の「入力データDI」を「データラッチ9の出力DI」に訂正する。

(8) 明報審第11頁第18行の「ストアし」。 を「ストアさせ」に訂正する。

(9) 明朝書第12頁第8行ないし第17行の「また、前述の…アドレス指定される。」を下記の文章に訂正する。

15

Yアドレス玩送制御回路 7 は、データ入力時には、 1 パイトの入力データが"O"を含む場合に、モ のYアドレスをYアドレスラッチ 3 5 にストアド せ、また、被出データの比較時の初めに、Yアド レスラッチ 3 5 にストアされている Yアドレス Yアドレスパッファ 3 6 に出力させて、統出しを Yアドレスパッファ 3 6 に出力させて、統出しを fra うメモリセルを Yデコーダ (コラムデコーダ) 3 7 によって選択させる 帳値を持つ。コラムデコー ドレ、コラムラッチ 3 8 を選択する。メデコー ドレイ3 4 は、Yアドレスと前述の Xデコーダ3

(54) SEMICONDUCTOR MEMORY DEVICE


(43) 7.3.1987 62-52798 (A)

(72) KAZUO KOBAYASHI(2) (21) Appl. No. 60-192813 (22) 30.8.1985 (71) MITSUBISHI ELECTRIC CORP

(51) Int. Cl. G11C17/00

PURPOSE: To facilitate the confirmation of write in a page mode and to reduce the area of a write/erase confirming circuit by detecting whether read out data from prescribed number of storage cells out of plural storage cells are equal with either of all binary and confirming the write and the erase of the

to a NAND gate 4, and the NAND gate 4 decides whether all of the readout el CONSTITUTION: A readout data Ri read out from a sense amplifier 2 is given data of one byte is "1" or not. The output signal H of the NAND gate 4 is given to a write/erase control circuit 6. Relating to the write/erase control circuit 6, a Y address transfer control circuit 7 and a timer 8 are provided. The Y address transfer control circuit 7 stores the address of an input data including "0", performing a readout with the address and the timer 8 counts a time for the operation of the write/erase control circuit 6.



c: outside 5: data latch. 3: NAND gate a. 1: I/O buffer, 3: NAN input. d: (memory cell)